FPGA Design Entry

Suatu rancangan rangkaian dapat diimplementasikan ke dalam FPGA menggunakan 2 metode yaitu:

1. Metode menggunakan gambar (schematic)

2.  Metode menggunakan Bahasa Deskripsi Perangkat Keras (Hardwere Description Language/HDL).

Metode Menggunakan Gambar (Schematic)

Suatu rancangan rangkaian dapat diwujudkan ke dalam FPGA dengan cara menggambar skema rangkaian tersebut. Penggambaran skema rangkaian gambar tersebut dapat dilakukan pada perangkat lunak (software) yang biasanya disertakan dalam setiap pembelian FPGA. Misalnya software Quartus dan Max+Plus untuk FPGA milik Altera. Sedangkan FPGA buatan Xilinx dengan perangkat lunaknya yakni ISE WebPack. Selanjutnya, skema rangkaian digambar dengan cara membuat tiap komponen serta jalur-jalur yang menghubungkan komponen-komponen tersebut menjadi satu kesatuan. Hingga akhirnya tercipta gambar skema rangkaian yang utuh. Metode ini terbilang mudah dan efektif terutama bila dipakai untuk skema rangkaian yang sederhana serta tidak memiliki jalur-jalur yang rumit.

gbrRangkaian yang dibuat dengan Metode Schematic

Namun, untuk rangkaian yang memiliki banyak komponen dan jalur yang rumit serta kompleks, metode ini tidaklah efektif. Hal ini disebabkan karena proses maintenance atau pengecekan rangkaian secara keseluruhan akan mengalami kesulitan. Pengguna FPGA akan mengalami masalah bila harus meneliti dan mengecek tiap-tiap jalur beseta komponen yang dihubungkannya bila skema rangkaian yang dibuat mengalami masalah atau kerusakan. Selain itu, terkadang file format yang dihasilkan dari metode schematic seringkali tidak cocok dengan vendor FPGA.

Metode Menggunakan Hardwere Language Description/HDL

Metode yang lain untuk perancangan rangkaian adalah metode menggunakan Bahasa Deskripsi Perangkat Keras (Hardwere Description Language/HDL). Nantinya tiap-tiap komponen serta jalur yang menghubungkannya akan dideskripsikan lewat tulisan atau kode tertentu. Seperti yang telah disinggung pada artikel sebelumnya, tiap vendor FPGA memiliki aturan mengenai penggunaan kode dalam hal implementasi di dalam FPGA. Namun, sejak sekitar 10 tahun lalu, telah muncul kode baru yang dapat diimplementasikan ke dalam semua jenis FPGA buatan vendor manapun. Kode baru tersebut ada 2 yakni verilog dan VHDL. Baik verilog maupun VHDL ternyata lebih terkenal karena mudah dipahami dan dimengerti. Selanjutnya dua kode ini kemudian menjadi acuan utama dalam proses implementasi rancangan rangkaian ke dalam FPGA (apapun jenis vendornya). Hingga saat ini, metode perancangan menggunakan HDL (baik verilog maupun VHDL) lebih banyak digunakan daripada metode schematic.

Selanjutnya, mempelajari HDL sangatlah penting dan dibutuhkan terutama bagi mereka yang serius ingin terjun di dalam dunia FPGA. Selain itu, HDL kini telah menjadi acuan utama dalam dunia industri sehingga tidak ada ruginya bila kita ingin mempelajarinya.

Bagaimana tampilan HDL ?

Berikut ada sebuah rancangan rangkaian sederhana yang terdiri atas gerbang AND dan OR :

and dan or

Skema rangkaian di atas bila diwujudkan menggunakan kode verilog dan VHDL sebagai berikut:

verilog dan vhdl

Seperti yang terlihat di atas, kode verilog lebih singkat dan sederhana dalam pendeklarasiannya bila dibandingkan kode VHDL. Kode VHDL memerlukan tambahan pernyataan untuk menjelaskan baik komponen maupun jalur yang menghubungkannya. Contoh selanjutnya, skema rangkaian D-flip flop yang hendak diimplementasikan menggunakan verilog dan VHDL

d flip flopverilog dan vhdl 2sumber : http://www.fpga4fun.com/FPGAsoftware3.html

Tinggalkan Balasan

This site uses Akismet to reduce spam. Learn how your comment data is processed.