Synthesis and Place-and-Route

Sebuah software FPGA pada dasarnya memiliki fungsi untuk menggabungkan, menempatkan, dan menghubungkan keseluruhan rancangan rangkaian yang dibuat. Seluruh proses di atas secara sederhana dapat dijelaskan sebagai berikut :

Synthesis
Synthesis di sini berarti merangkai dan menggabungkan rancangan rangkaian (baik yang dibuat dengan metode schematic maupun HDL) yang ada dan setelah itu akan dibuat sebuah “ netlist”. Sebuah netlist dapat diartikan sebagai daftar dari kumpulan rangkaian. Netlist inilah yang menghubungkan tiap gerbang dasar atau flip flop dalam sebuah rangkaian. Bentuk format dari sebuah netlist biasanya tergantung pada vendor pembuat FPGA. Namun, sekarang telah muncul format netlist yang sering dipakai, yakni “EDIF”. Kini, format ini lebih banyak dan sering digunakan, terutama sebagai standar industri untuk format netlist. Selanjutnya, banyak perusahaan, selain vendor FPGA, lalu membuat software yang bisa menghasilkan netlist. Dari fakta yang ada, justru kualitas netlist buatan perusahaan ketiga ini memiliki kualitas lebih baik. Hal ini terlihat dari makin cepat dan optimalnya netlist ini ketika diimplementasikan ke dalam FPGA.

Place-and-Route
Place and Route sering disebut penempatan dan pembuatan jalur rangkaian. Place and Route (disingkat P&R) digambarkan sebagai beberapa proses dimana bagian-bagian dari netlist secara fisik akan ditempatkan dan dihubungkan dengan pembuatan jalur (wiring) di dalam FPGA. Proses ini bertujuan membuat sebuah file yang nantinya bisa didowload ke dalam chip FPGA. Proses P&R ini memerlukan waktu yang cepat untuk jenis FPGA yang sederhana. Sebaliknya, akan memakan waktu yang lama untuk jenis FPGA yang memiliki tingkat kerumitan tinggi.

Berbeda dengan synthesis, proses P&R ini hanya dapat dilakukan oleh software FPGA bawaan dari vendor. Hal ini disebabkan karena vendor FPGA tidak menyebarluaskan informasi yang mengenai bagian internal dari FPGA buatannya-nya. Bisa dikatakan, bagian/komponen internal dari sebuah FPGA merupakan rahasia para vendor masing-masing. Dengan demikian, tentu saja perusahaan ketiga tidak akan mampu membikin software untuk proses P&R. Hal ini terbukti bahwa sampai saat ini belum ada perusahaan yang mampu mengeluarkan software guna melakukan proses P&R selain vendor FPGA itu sendiri.

Selanjutnya setelah semua proses selesai, baik syntehsis mapupun P&R, maka kemudian akan didapatkan file berbentuk biner. File inilah yang siap untuk diimplementasikan ke dalam FPGA dan bisa dilihat hasilnya.